Proses Pembuatan Semikonduktor – Teknologi Etch

Ratusan proses diperlukan untuk mengubah akue wafermenjadi semikonduktor. Salah satu proses terpenting adalahetsa- yaitu mengukir pola sirkuit halus padakue wafer. KeberhasilanetsaProsesnya bergantung pada pengelolaan berbagai variabel dalam rentang distribusi yang ditetapkan, dan setiap peralatan etsa harus dipersiapkan untuk beroperasi dalam kondisi optimal. Insinyur proses etsa kami menggunakan teknologi manufaktur yang luar biasa untuk menyelesaikan proses mendetail ini.
Pusat Berita SK Hynix mewawancarai anggota tim teknis Icheon DRAM Front Etch, Middle Etch, dan End Etch untuk mempelajari lebih lanjut tentang pekerjaan mereka.
Mengetsa: Perjalanan Menuju Peningkatan Produktivitas
Dalam manufaktur semikonduktor, etsa mengacu pada pola ukiran pada film tipis. Pola-pola tersebut disemprotkan menggunakan plasma untuk membentuk garis besar akhir dari setiap langkah proses. Tujuan utamanya adalah untuk menampilkan pola presisi secara sempurna sesuai tata letak dan mempertahankan hasil yang seragam dalam segala kondisi.
Apabila terjadi kendala pada proses pengendapan atau fotolitografi, maka dapat diatasi dengan teknologi Selective Etching (Etch). Namun, jika terjadi kesalahan selama proses etsa, keadaan tidak dapat diubah. Hal ini karena bahan yang sama tidak dapat diisi pada area ukiran. Oleh karena itu, dalam proses pembuatan semikonduktor, etsa sangat penting untuk menentukan hasil dan kualitas produk secara keseluruhan.

Proses etsa meliputi delapan langkah: ISO, BG, BLC, GBL, SNC, M0, SN dan MLM.
Pertama, tahap ISO (Isolasi) mengetsa (Etch) silikon (Si) pada wafer untuk membuat area sel aktif. Panggung BG (Buried Gate) membentuk baris baris alamat (Word Line) 1 dan gerbang untuk membuat saluran elektronik. Selanjutnya tahap BLC (Bit Line Contact) membuat koneksi antara ISO dengan baris alamat kolom (Bit Line) 2 pada area sel. Tahap GBL (Peri Gate+Cell Bit Line) secara bersamaan akan membuat baris alamat kolom sel dan gerbang di pinggiran 3.
Tahap SNC (Storage Node Contract) terus membuat koneksi antara area aktif dan node penyimpanan 4. Selanjutnya, tahap M0 (Metal0) membentuk titik koneksi periferal S/D (Storage Node) 5 dan titik koneksi antara baris alamat kolom dan node penyimpanan. Tahap SN (Storage Node) mengonfirmasi kapasitas unit, dan tahap MLM (Multi Layer Metal) berikutnya menciptakan catu daya eksternal dan kabel internal, dan seluruh proses rekayasa etsa (Etch) selesai.

Mengingat teknisi etsa (Etch) terutama bertanggung jawab atas pola semikonduktor, departemen DRAM dibagi menjadi tiga tim: Front Etch (ISO, BG, BLC); Etch Tengah (GBL, SNC, M0); Akhir Etch (SN, MLM). Tim-tim ini juga dibagi menurut posisi manufaktur dan posisi peralatan.
Posisi manufaktur bertanggung jawab untuk mengelola dan meningkatkan proses produksi unit. Posisi manufaktur memainkan peran yang sangat penting dalam meningkatkan hasil dan kualitas produk melalui pengendalian variabel dan tindakan optimalisasi produksi lainnya.
Posisi peralatan bertanggung jawab dalam mengatur dan memperkuat peralatan produksi agar terhindar dari permasalahan yang mungkin terjadi pada saat proses etsa. Tanggung jawab inti dari posisi peralatan adalah memastikan kinerja peralatan yang optimal.
Meskipun tanggung jawabnya jelas, semua tim bekerja untuk mencapai tujuan bersama – yaitu mengelola dan meningkatkan proses produksi dan peralatan terkait untuk meningkatkan produktivitas. Untuk mencapai tujuan ini, setiap tim secara aktif berbagi pencapaian dan area yang perlu ditingkatkan, serta bekerja sama untuk meningkatkan kinerja bisnis.
Bagaimana mengatasi tantangan teknologi miniaturisasi

SK Hynix memulai produksi massal produk DRAM LPDDR4 8Gb untuk proses kelas 10nm (1a) pada Juli 2021.

Pola rangkaian memori semikonduktor telah memasuki era 10nm, dan setelah perbaikan, satu DRAM dapat menampung sekitar 10.000 sel. Oleh karena itu, bahkan dalam proses etsa, margin proses tidak mencukupi.
Jika lubang yang terbentuk (Lubang) 6 terlalu kecil, mungkin tampak “belum terbuka” dan menghalangi bagian bawah chip. Selain itu, jika lubang yang terbentuk terlalu besar, dapat terjadi “bridging”. Ketika jarak antara dua lubang tidak mencukupi, maka terjadilah “penjembatanan”, yang mengakibatkan masalah adhesi timbal balik pada langkah selanjutnya. Ketika semikonduktor semakin disempurnakan, kisaran nilai ukuran lubang secara bertahap menyusut, dan risiko ini secara bertahap akan dihilangkan.
Untuk mengatasi permasalahan di atas, pakar teknologi etsa terus menyempurnakan proses, termasuk memodifikasi resep proses dan algoritma APC7, serta memperkenalkan teknologi etsa baru seperti ADCC8 dan LSR9.
Ketika kebutuhan pelanggan semakin beragam, tantangan lain pun muncul – tren produksi multi-produk. Untuk memenuhi kebutuhan pelanggan tersebut, kondisi proses yang dioptimalkan untuk setiap produk perlu ditetapkan secara terpisah. Ini merupakan tantangan yang sangat khusus bagi para insinyur karena mereka perlu membuat teknologi produksi massal memenuhi kebutuhan baik kondisi yang ada maupun kondisi yang terdiversifikasi.
Untuk mencapai tujuan ini, para insinyur Etch memperkenalkan teknologi “APC offset”10 untuk mengelola berbagai turunan berdasarkan produk inti (Produk Inti), dan menetapkan serta menggunakan “sistem T-index” untuk mengelola berbagai produk secara komprehensif. Melalui upaya ini, sistem terus ditingkatkan untuk memenuhi kebutuhan produksi multi-produk.