Teknologi pengemasan adalah salah satu proses terpenting dalam industri semikonduktor. Menurut bentuk paketnya, dapat dibagi menjadi paket soket, paket pemasangan permukaan, paket BGA, paket ukuran chip (CSP), paket modul chip tunggal (SCM, celah antara kabel pada papan sirkuit cetak (PCB)) dan kecocokan papan sirkuit terpadu (IC), paket modul multi-chip (MCM, yang dapat mengintegrasikan chip heterogen), paket level wafer (WLP, termasuk paket level wafer fan-out (FOWLP), komponen pemasangan permukaan mikro (microSMD ), dll.), paket tiga dimensi (paket interkoneksi micro bump, paket interkoneksi TSV, dll.), paket sistem (SIP), sistem chip (SOC).
Bentuk kemasan 3D terutama dibagi menjadi tiga kategori: tipe terkubur (mengubur perangkat dalam kabel multi-layer atau terkubur di dalam substrat), tipe substrat aktif (integrasi wafer silikon: pertama mengintegrasikan komponen dan substrat wafer untuk membentuk substrat aktif ; kemudian menyusun jalur interkoneksi multi-lapis, dan merakit chip atau komponen lain di lapisan atas) dan tipe bertumpuk (wafer silikon ditumpuk dengan wafer silikon, chip ditumpuk dengan wafer silikon, dan chip ditumpuk dengan chip).
Metode interkoneksi 3D meliputi wire bonding (WB), flip chip (FC), through silikon via (TSV), film konduktor, dll.
TSV mewujudkan interkoneksi vertikal antar chip. Karena garis interkoneksi vertikal memiliki jarak terpendek dan kekuatan lebih tinggi, lebih mudah untuk mewujudkan miniaturisasi, kepadatan tinggi, kinerja tinggi, dan kemasan struktur heterogen multifungsi. Pada saat yang sama, ia juga dapat menghubungkan chip dari bahan yang berbeda;
Saat ini, terdapat dua jenis teknologi manufaktur mikroelektronika yang menggunakan proses TSV: pengemasan sirkuit tiga dimensi (integrasi IC 3D) dan pengemasan silikon tiga dimensi (integrasi 3D Si).
Perbedaan kedua bentuk tersebut adalah:
(1) Pengemasan sirkuit 3D mengharuskan elektroda chip disiapkan menjadi benjolan, dan benjolan tersebut saling berhubungan (diikat dengan cara pengikatan, fusi, pengelasan, dll), sedangkan kemasan silikon 3D adalah interkoneksi langsung antar chip (ikatan antara oksida dan Cu ikatan -Cu).
(2) Teknologi integrasi sirkuit 3D dapat dicapai dengan ikatan antar wafer (kemasan sirkuit 3D, kemasan silikon 3D), sedangkan ikatan chip-ke-chip dan ikatan chip-ke-wafer hanya dapat dicapai dengan pengemasan sirkuit 3D.
(3) Terdapat celah antara chip yang diintegrasikan dengan proses pengemasan sirkuit 3D, dan bahan dielektrik perlu diisi untuk menyesuaikan konduktivitas termal dan koefisien muai panas sistem untuk memastikan stabilitas sifat mekanik dan listrik sistem; tidak ada celah antara chip yang diintegrasikan dengan proses pengemasan silikon 3D, dan konsumsi daya, volume, dan berat chip kecil, dan kinerja kelistrikannya sangat baik.
Proses TSV dapat membangun jalur sinyal vertikal melalui substrat dan menghubungkan RDL di bagian atas dan bawah media untuk membentuk jalur konduktor tiga dimensi. Oleh karena itu, proses TSV merupakan salah satu landasan penting untuk membangun struktur perangkat pasif tiga dimensi.
Berdasarkan urutan antara front end of line (FEOL) dan back end of line (BEOL), proses TSV dapat dibagi menjadi tiga proses manufaktur utama, yaitu via first (ViaFirst), via middle (Via Middle) dan melalui proses terakhir (Via Last), seperti yang ditunjukkan pada gambar.
1. Melalui proses etsa
Proses melalui etsa adalah kunci pembuatan struktur TSV. Memilih proses etsa yang sesuai dapat secara efektif meningkatkan kekuatan mekanik dan sifat listrik TSV, dan selanjutnya terkait dengan keandalan perangkat tiga dimensi TSV secara keseluruhan.
Saat ini, ada empat TSV utama melalui proses etsa: Etsa Ion Reaktif Dalam (DRIE), etsa basah, etsa elektrokimia berbantuan foto (PAECE), dan pengeboran laser.
(1) Etsa Ion Reaktif Dalam (DRIE)
Pengetsaan ion reaktif dalam, juga dikenal sebagai proses DRIE, adalah proses pengetsaan TSV yang paling umum digunakan, yang terutama digunakan untuk merealisasikan TSV melalui struktur dengan rasio aspek tinggi. Proses etsa plasma tradisional umumnya hanya dapat mencapai kedalaman etsa beberapa mikron, dengan laju etsa yang rendah dan kurangnya selektivitas masker etsa. Bosch telah melakukan perbaikan proses yang sesuai atas dasar ini. Dengan menggunakan SF6 sebagai gas reaktif dan melepaskan gas C4F8 selama proses etsa sebagai perlindungan pasif untuk dinding samping, proses DRIE yang ditingkatkan cocok untuk mengetsa vias dengan rasio aspek tinggi. Oleh karena itu, proses ini juga disebut proses Bosch menurut penemunya.
Gambar di bawah adalah foto aspek rasio tinggi yang dibentuk dengan proses etsa DRIE.
Meskipun proses DRIE banyak digunakan dalam proses TSV karena kemampuan pengendaliannya yang baik, kelemahannya adalah kerataan dinding samping yang buruk dan akan terbentuk cacat kerutan berbentuk kerang. Cacat ini lebih signifikan ketika mengetsa vias rasio aspek tinggi.
(2) Etsa basah
Etsa basah menggunakan kombinasi masker dan etsa kimia untuk mengetsa melalui lubang. Larutan etsa yang paling umum digunakan adalah KOH, yang dapat mengetsa posisi pada substrat silikon yang tidak dilindungi oleh masker, sehingga membentuk struktur lubang tembus yang diinginkan. Etsa basah adalah proses etsa melalui lubang yang paling awal dikembangkan. Karena tahapan proses dan peralatan yang dibutuhkan relatif sederhana, TSV cocok untuk produksi massal dengan biaya rendah. Namun, mekanisme etsa kimianya menentukan bahwa lubang tembus yang dibentuk dengan metode ini akan dipengaruhi oleh orientasi kristal wafer silikon, sehingga lubang tembus yang tergores tidak vertikal tetapi menunjukkan fenomena yang jelas mengenai bagian atas yang lebar dan bagian bawah yang sempit. Cacat ini membatasi penerapan etsa basah dalam pembuatan TSV.
(3) Etsa elektrokimia berbantuan foto (PAECE)
Prinsip dasar etsa elektrokimia berbantuan foto (PAECE) adalah menggunakan sinar ultraviolet untuk mempercepat pembentukan pasangan lubang elektron, sehingga mempercepat proses etsa elektrokimia. Dibandingkan dengan proses DRIE yang banyak digunakan, proses PAECE lebih cocok untuk mengetsa struktur lubang tembus dengan rasio aspek sangat besar yang lebih besar dari 100:1, namun kelemahannya adalah pengendalian kedalaman etsa lebih lemah dibandingkan DRIE, dan teknologinya mungkin memerlukan penelitian lebih lanjut dan perbaikan proses.
(4) Pengeboran laser
Berbeda dengan ketiga cara di atas. Metode pengeboran laser adalah metode fisik murni. Ini terutama menggunakan iradiasi laser berenergi tinggi untuk melelehkan dan menguapkan bahan substrat di area yang ditentukan untuk secara fisik mewujudkan konstruksi TSV melalui lubang.
Lubang tembus yang dibentuk oleh pengeboran laser memiliki rasio aspek yang tinggi dan dinding sampingnya pada dasarnya vertikal. Namun, karena pengeboran laser sebenarnya menggunakan pemanasan lokal untuk membentuk lubang tembus, dinding lubang TSV akan terkena dampak negatif dari kerusakan termal dan mengurangi keandalan.
2. Proses pengendapan lapisan liner
Teknologi penting lainnya untuk pembuatan TSV adalah proses pengendapan lapisan liner.
Proses pengendapan lapisan liner dilakukan setelah lubang tembus digores. Lapisan liner yang diendapkan umumnya berupa oksida seperti SiO2. Lapisan liner terletak di antara konduktor internal TSV dan substrat, dan terutama berperan mengisolasi kebocoran arus DC. Selain untuk pengendapan oksida, lapisan penghalang dan benih juga diperlukan untuk pengisian konduktor pada proses selanjutnya.
Lapisan liner yang diproduksi harus memenuhi dua persyaratan dasar berikut:
(1) tegangan tembus lapisan isolasi harus memenuhi persyaratan kerja aktual TSV;
(2) lapisan yang diendapkan sangat konsisten dan memiliki daya rekat yang baik satu sama lain.
Gambar berikut menunjukkan foto lapisan liner yang diendapkan oleh pengendapan uap kimia yang ditingkatkan plasma (PECVD).
Proses pengendapan perlu disesuaikan untuk proses pembuatan TSV yang berbeda. Untuk proses lubang tembus depan, proses deposisi suhu tinggi dapat digunakan untuk meningkatkan kualitas lapisan oksida.
Deposisi suhu tinggi yang khas dapat didasarkan pada tetraetil ortosilikat (TEOS) yang dikombinasikan dengan proses oksidasi termal untuk membentuk lapisan isolasi SiO2 berkualitas tinggi yang sangat konsisten. Untuk proses lubang tembus tengah dan lubang tembus belakang, karena proses BEOL telah selesai selama pengendapan, maka diperlukan metode suhu rendah untuk memastikan kompatibilitas dengan bahan BEOL.
Dalam kondisi ini, suhu pengendapan harus dibatasi hingga 450°, termasuk penggunaan PECVD untuk mendepositkan SiO2 atau SiNx sebagai lapisan isolasi.
Metode umum lainnya adalah dengan menggunakan deposisi lapisan atom (ALD) untuk mengendapkan Al2O3 guna mendapatkan lapisan isolasi yang lebih padat.
3. Proses pengisian logam
Proses pengisian TSV dilakukan segera setelah proses pengendapan lapisan, yang merupakan teknologi utama lainnya yang menentukan kualitas TSV.
Bahan yang bisa diisi antara lain polisilikon doped, tungsten, karbon nanotube, dll. Tergantung proses yang digunakan, namun yang paling umum masih tembaga berlapis, karena prosesnya sudah matang dan konduktivitas listrik dan termalnya relatif tinggi.
Menurut perbedaan distribusi laju pelapisan listrik di dalam lubang tembus, metode ini terutama dapat dibagi menjadi metode pelapisan listrik subkonformal, konformal, superkonformal, dan bottom-up, seperti yang ditunjukkan pada gambar.
Pelapisan listrik subkonformal terutama digunakan pada tahap awal penelitian TSV. Seperti ditunjukkan pada Gambar (a), ion Cu yang dihasilkan melalui elektrolisis terkonsentrasi di bagian atas, sedangkan bagian bawah tidak tersuplemen secara memadai, yang menyebabkan laju pelapisan listrik di bagian atas lubang tembus lebih tinggi daripada di bawah bagian atas. Oleh karena itu, bagian atas lubang tembus akan ditutup terlebih dahulu sebelum terisi penuh, dan akan terbentuk rongga besar di dalamnya.
Diagram skema dan foto metode pelapisan listrik konformal ditunjukkan pada Gambar (b). Dengan memastikan suplementasi ion Cu yang seragam, laju pelapisan listrik pada setiap posisi dalam lubang tembus pada dasarnya sama, sehingga hanya lapisan yang tertinggal di dalam, dan volume rongga jauh lebih kecil dibandingkan dengan metode pelapisan listrik subkonformal, jadi itu digunakan secara luas.
Untuk lebih mencapai efek pengisian bebas rongga, metode pelapisan listrik superkonformal diusulkan untuk mengoptimalkan metode pelapisan listrik konformal. Seperti yang ditunjukkan pada Gambar (c), dengan mengontrol pasokan ion Cu, laju pengisian di bagian bawah sedikit lebih tinggi dibandingkan di posisi lain, sehingga mengoptimalkan gradien langkah laju pengisian dari bawah ke atas untuk sepenuhnya menghilangkan lapisan kiri. dengan metode pelapisan listrik konformal, untuk mencapai pengisian logam tembaga yang sepenuhnya bebas rongga.
Metode pelapisan listrik bottom-up dapat dianggap sebagai kasus khusus dari metode superkonformal. Dalam hal ini, laju pelapisan listrik kecuali bagian bawah ditekan hingga nol, dan hanya pelapisan listrik yang dilakukan secara bertahap dari bawah ke atas. Selain keunggulan metode pelapisan listrik konformal, metode ini juga dapat secara efektif mengurangi waktu pelapisan listrik secara keseluruhan, sehingga telah banyak dipelajari dalam beberapa tahun terakhir.
4. Teknologi proses RDL
Proses RDL merupakan teknologi dasar yang sangat diperlukan dalam proses pengemasan tiga dimensi. Melalui proses ini, interkoneksi logam dapat dibuat di kedua sisi substrat untuk mencapai tujuan redistribusi port atau interkoneksi antar paket. Oleh karena itu, proses RDL banyak digunakan dalam sistem pengemasan fan-in-fan-out atau 2.5D/3D.
Dalam proses pembuatan perangkat tiga dimensi, proses RDL biasanya digunakan untuk menghubungkan TSV guna mewujudkan berbagai struktur perangkat tiga dimensi.
Saat ini ada dua proses RDL arus utama utama. Yang pertama didasarkan pada polimer fotosensitif dan dikombinasikan dengan proses pelapisan listrik dan etsa tembaga; yang lainnya dilaksanakan dengan menggunakan proses Cu Damaskus yang dipadukan dengan PECVD dan proses pemolesan mekanis kimia (CMP).
Berikut ini akan memperkenalkan jalur proses utama dari kedua RDL tersebut.
Proses RDL berdasarkan polimer fotosensitif ditunjukkan pada gambar di atas.
Pertama, lapisan lem PI atau BCB dilapisi pada permukaan wafer dengan cara diputar, dan setelah dipanaskan dan diawetkan, digunakan proses fotolitografi untuk membuka lubang pada posisi yang diinginkan, kemudian dilakukan etsa. Selanjutnya, setelah photoresist dihilangkan, Ti dan Cu disemprotkan pada wafer melalui proses pengendapan uap fisik (PVD) masing-masing sebagai lapisan penghalang dan lapisan benih. Selanjutnya, lapisan pertama RDL dibuat pada lapisan Ti/Cu yang terbuka dengan menggabungkan proses fotolitografi dan pelapisan listrik Cu, kemudian fotoresist dihilangkan dan kelebihan Ti dan Cu digores. Ulangi langkah di atas untuk membentuk struktur RDL multi-layer. Cara ini saat ini lebih banyak digunakan di industri.
Metode lain untuk pembuatan RDL terutama didasarkan pada proses Cu Damaskus, yang menggabungkan proses PECVD dan CMP.
Perbedaan antara metode ini dan proses RDL berbasis polimer fotosensitif adalah pada langkah pertama pembuatan setiap lapisan, PECVD digunakan untuk menyimpan SiO2 atau Si3N4 sebagai lapisan isolasi, dan kemudian jendela dibentuk pada lapisan isolasi dengan fotolitografi dan etsa ion reaktif, dan lapisan penghalang/benih Ti/Cu dan tembaga konduktor masing-masing disemprotkan, dan kemudian lapisan konduktor diencerkan hingga ketebalan yang diperlukan melalui proses CMP, yaitu lapisan RDL atau lapisan lubang tembus terbentuk.
Gambar berikut adalah diagram skematik dan foto penampang RDL multi-layer yang dibangun berdasarkan proses Cu Damaskus. Terlihat bahwa TSV mula-mula disambungkan ke lapisan lubang tembus V01, lalu ditumpuk dari bawah ke atas sesuai urutan RDL1, lapisan lubang tembus V12, dan RDL2.
Setiap lapisan RDL atau lapisan lubang tembus dibuat secara berurutan sesuai dengan metode di atas.Karena proses RDL memerlukan penggunaan proses CMP, biaya produksinya lebih tinggi dibandingkan proses RDL berdasarkan polimer fotosensitif, sehingga penerapannya relatif rendah.
5. Teknologi proses IPD
Untuk pembuatan perangkat tiga dimensi, selain integrasi on-chip langsung pada MMIC, proses IPD menyediakan jalur teknis lain yang lebih fleksibel.
Perangkat pasif terintegrasi, juga dikenal sebagai proses IPD, mengintegrasikan kombinasi perangkat pasif apa pun termasuk induktor dalam chip, kapasitor, resistor, konverter balun, dll. pada substrat terpisah untuk membentuk perpustakaan perangkat pasif dalam bentuk papan transfer yang dapat dipanggil secara fleksibel sesuai dengan persyaratan desain.
Karena dalam proses IPD, perangkat pasif diproduksi dan diintegrasikan langsung pada papan transfer, alur prosesnya lebih sederhana dan lebih murah dibandingkan integrasi IC pada chip, dan dapat diproduksi secara massal terlebih dahulu sebagai perpustakaan perangkat pasif.
Untuk pembuatan perangkat pasif tiga dimensi TSV, IPD dapat secara efektif mengimbangi beban biaya proses pengemasan tiga dimensi termasuk TSV dan RDL.
Selain keunggulan biaya, keunggulan IPD lainnya adalah fleksibilitasnya yang tinggi. Salah satu fleksibilitas IPD tercermin dalam metode integrasi yang beragam, seperti yang ditunjukkan pada gambar di bawah ini. Selain dua metode dasar yaitu mengintegrasikan IPD secara langsung ke dalam substrat paket melalui proses flip-chip seperti yang ditunjukkan pada Gambar (a) atau proses pengikatan seperti yang ditunjukkan pada Gambar (b), lapisan IPD lainnya dapat diintegrasikan pada satu lapisan. IPD seperti yang ditunjukkan pada Gambar (c)-(e) untuk mencapai kombinasi perangkat pasif yang lebih luas.
Pada saat yang sama, seperti yang ditunjukkan pada Gambar (f), IPD selanjutnya dapat digunakan sebagai papan adaptor untuk secara langsung mengubur chip terintegrasi di atasnya untuk secara langsung membangun sistem pengemasan kepadatan tinggi.
Saat menggunakan IPD untuk membangun perangkat pasif tiga dimensi, proses TSV dan proses RDL juga dapat digunakan. Alur prosesnya pada dasarnya sama dengan metode pemrosesan integrasi on-chip yang disebutkan di atas, dan tidak akan terulang; perbedaannya adalah karena objek integrasi diubah dari chip menjadi papan adaptor, tidak perlu mempertimbangkan dampak proses pengemasan tiga dimensi pada area aktif dan lapisan interkoneksi. Hal ini selanjutnya mengarah pada fleksibilitas utama IPD lainnya: berbagai bahan substrat dapat dipilih secara fleksibel sesuai dengan persyaratan desain perangkat pasif.
Bahan substrat yang tersedia untuk IPD tidak hanya bahan substrat semikonduktor umum seperti Si dan GaN, tetapi juga keramik Al2O3, keramik co-fired suhu rendah/suhu tinggi, substrat kaca, dll. Fitur ini secara efektif memperluas fleksibilitas desain pasif perangkat yang terintegrasi oleh IPD.
Misalnya, struktur induktor pasif tiga dimensi yang diintegrasikan oleh IPD dapat menggunakan substrat kaca untuk secara efektif meningkatkan kinerja induktor. Berbeda dengan konsep TSV, lubang tembus yang dibuat pada substrat kaca disebut juga through-glass vias (TGV). Foto induktor tiga dimensi yang diproduksi berdasarkan proses IPD dan TGV ditunjukkan pada gambar di bawah ini. Karena resistivitas substrat kaca jauh lebih tinggi daripada bahan semikonduktor konvensional seperti Si, induktor tiga dimensi TGV memiliki sifat insulasi yang lebih baik, dan kerugian penyisipan yang disebabkan oleh efek parasit substrat pada frekuensi tinggi jauh lebih kecil daripada resistivitas substrat kaca. induktor tiga dimensi TSV konvensional.
Di sisi lain, kapasitor logam-isolator-logam (MIM) juga dapat diproduksi pada IPD substrat kaca melalui proses pengendapan film tipis, dan dihubungkan dengan induktor tiga dimensi TGV untuk membentuk struktur filter pasif tiga dimensi. Oleh karena itu, proses IPD memiliki potensi penerapan yang luas untuk pengembangan perangkat pasif tiga dimensi yang baru.
Waktu posting: 12 November 2024